DOCKET NO.: 211601 US

IN THE UNITED STATES PATENT AND TRADEMARK OFFICE

IN RE APPLICATION OF: LEROUX Charles SERIAL NO.: NEW U.S. PCT APPLICATION

FILED: HEREWITH

INTERNATIONAL APPLICATION NO.: PCT/FR00/00198

INTERNATIONAL FILING DATE: January 28, 2000

FOR: DEVICE FOR PROTECTION AGAINST ELECTROSTATIC DISCHARGES FOR

MICROELECTRONIC COMPONENTS ON SOI TYPE SUBSTRATE

REQUEST FOR PRIORITY UNDER 35 U.S.C. 119 AND THE INTERNATIONAL CONVENTION

Assistant Commissioner for Patents Washington, D.C. 20231

Sir:

In the matter of the above-identified application for patent, notice is hereby given that the applicant claims as priority:

COUNTRY

APPLICATION NO

DAY/MONTH/YEAR

France

99 01032

29 January 1999

Certified copies of the corresponding Convention application(s) were submitted to the International Bureau in PCT Application No. PCT/FR00/00198. Receipt of the certified copy(s) by the International Bureau in a timely manner under PCT Rule 17.1(a) has been acknowledged as evidenced by the attached PCT/IB/304.

> Respectfully submitted, OBLON, SPIVAK, McCLELLAND, MAIER & NEUSTADT, P.C.

22850

(703) 413-3000 Fax No. (703) 413-2220 (OSMMN 1/97)

Marvin J. Spivak Attorney of Record

Registration No. 24,913

Surinder Sachar

Registration No. 34,423

THIS PAGE BL \NK (USPTO)

FR00/198



PCT/FR 0 0 / 0 0 1 9 8 /89 9 5 5 8 FC'D 14 FEB 2000 PCT

BREVET D'INVENTION

CERTIFICAT D'UTILITÉ - CERTIFICAT D'ADDITION

PRIORITY DOCUMENT

SUBMITTED OR TRANSMITTED IN COMPLIANCE WITH RULE 17.1(a) OR (b)

COPIE OFFICIELLE

Le Directeur général de l'Institut national de la propriété industrielle certifie que le document ci-annexé est la copie certifiée conforme d'une demande de titre de propriété industrielle déposée à l'Institut.

Fait à Paris, le 3 0 NOV. 1993

Pour le Directeur général de l'Institut national de la propriété industrielle Le Chef du Département des brevets

Martine PLANCHE

INSTITUT
NATIONAL DE
LA PROPRIETE

26 bis, rue de Saint Petersbourg 75800 PARIS Cédex 08 Téléphone : 01 53 04 53 04

USTRIELLE Télécopie : 01 42 93 59 30

THIS PAGE BL NK (USPTO)



BREVET D'INVENTION, CERTIFICAT D'UTILITÉ

Code de la propriété intellectuelle-Livre VI





REQUÊTE EN DÉLIVRANCE

26 bis. rue de Saint Pétersbourg 75800 Paris Cedex 08

422-5/S002

Téléphone : 01 53 04 53 04 Télécopie : 01 42 93 59 30 - Réservé à l'INPI -

Confirmation d'un dépôt par télécopie

DATE DE REMISE DES PIÈCES 29 1AN 1999	À QUI LA CORRESPONDANCE DOIT ÊTRE ADRESSÉE
N° D'ENREGISTREMENT NATIONAL 99 01032	7 401 51 401 1151 4152 541 5112 1151
Α	BREVATOME
DEPARTEMENT DE DEPÔT	3, rue du Docteur Lancereaux
DATE DE DÉPÔT 2 9 JAN. 1999	75008 PARIS
	422-5/\$002
2 DEMANDE Nature du titre de propriété industrielle	n°du pouvoir permanent références du correspondant téléphone
brevet d'invention demande divisionnaire demande ini	
certificat d'utilité transformation d'une demande de brevet européen	/ 12:00:70
Drevet o invento	Coldinate Collins
Établissement du rapport de recherche différé X imm	nediat .
Le demandeur, personne physique, requiert le paiement échelonné de la redevance	
Titre de l'invention (200 caractères maximum)	
	RE LES DECHARGES ELECTROSTATIQUES
POUR COMPOSANTS MICROELECTRONI	IQUES SUR SUBSTRAT DU TYPE SOI.
3 DEMANDEUR (S) n° SIREN	code APE-NAF
Nom et prénoms (souligner le nom patronymique) ou dénomination	. Forme juridique
COMMISSARIAT A L'ENERGIE ATOM	· · · · · · · · · · · · · · · · · · ·
Etablissement de Caractère So	: ientifique,
Technique et Industriel	·
	l
Nationalité (s) Française	
Adresse (s) complète (s)	Pays
31, 33 rue de la Fédération	75015 PARIS France
3,7 33 . 40 40 . 1041. 51.	
ļ	
	En cas d'insuffisance de place, poursuivre sur papier libre
4 INVENTEUR (S) Les inventeurs sont les demandeurs oui	notes d'insumpance de pace, poursuivre sur paper une
5 REDUCTION DO TADA DES REDETATIONS	
6 DÉCLARATION DE PRIORITÉ OU REQUÊTE DU BÉNÉFICE DE LA DATE DE la pars d'origine numéro	DEPOT D'UNE DEMANDE ANTERIEURE date de dépôt nature de la demande
pays d'origine numero	,
	•
7 DINISIONS antérieures à la présente demande n°	date n° date
8 SIGNATURE DU DEMANDEUR OU DU MANDATAIRE	SIGNATURE DU PRÉPOSÉ À LA RÉCEPTION SIGNATURE APRÈS ENREGISTREMENT DE LA DEMANDE À L'I
(nom et qualité du signataire)	
(nom et qualité du signataire)	



DÉSIGNATION DE L'INVENTEUR

(si le demandeur n'est pas l'inventeur ou l'unique inventeur)

N° D'ENREGISTREMENT NATIONAL

99.01032 du 29.01.1999

DEPARTEMENT DES BREVETS

26bis, rue de Saint-Pétersbourg B. 13167.3/JL 75800 Paris Cédex 08

Tél.: 01 53 04 53 04 - Télécopie: 01 42 93 59 30

TITRE DE L'INVENTION:

DISPOSITIF DE PROTECTION CONTRE LES DECHARGES ELECTROSTATIQUES POUR COMPOSANTS MICROELECTRONIQUES SUR SUBSTRAT DU TYPE SOI.

LE(S) SOUSSIGNÉ(S)

J. LEHU c/o BREVATOME 25 rue de Ponthieu 75008 PARIS

DÉSIGNE(NT) EN TANT QU'INVENTEUR(S) (indiquer nom, prénoms, adresse et souligner le nom patronymique) :

LEROUX Charles

32, rue André Rivoire 38100 GRENOBLE

FRANCE

NOTA: A titre exceptionnel, le nom de l'inventeur peut être suivi de celui de la société à laquelle il appartient (société d'appartenance) lorsque celle-ci est différente de la société déposante ou titulaire.

Date et signature (s) du (des) demandeur (s) ou du mandataire

PARIS LE 16 FEVRIER 1999

J. LEHU 422-5/8002



DISPOSITIF DE PROTECTION CONTRE LES DECHARGES ELECTROSTATIQUES POUR COMPOSANTS MICROELECTRONIQUES SUR SUBSTRAT DU TYPE SOI

5 Domaine technique

10

15

20

La présente invention concerne un dispositif de protection contre les décharges électrostatiques pour des composants électroniques réalisés sur un substrat comportant une couche semiconductrice sur une couche isolante, par exemple un substrat SOI.

La protection contre les décharges électrostatiques (ESD) est un aspect important de la fiabilité des systèmes électroniques. Selon certaines les pertes imputables sources, aux décharges électrostatiques correspondraient à une perte moyenne sur les produits variant entre 8 et 33%. La protection vis-à-vis de ces nuisances s'opère à tous les niveaux : environnement de fabrication et de fonctionnement des circuits intégrés, protection sur des cartes assemblant circuits intégrés. Une partie de la plusieurs protection est assurée par le circuit lui-même.

Les différents circuits intégrés utilisés dans les systèmes électroniques sont reliés à leur 25 leurs environnement par l'intermédiaire de broches d'entrée-sortie ou d'alimentation et c'est donc via ces différentes broches que peut s'écouler l'éventuelle décharge électrostatique ESD. Le principe général de protection sur le circuit est alors de mettre 30 du circuit au niveau de chaque périphérie d'entrée-sortie des structures de protection entre ces leurs alimentations. Ces broches et structures protections sont le plus souvent des diodes en inverse, des transistors MOS bloqués ou des thyristors. 35

dispositifs ne doivent pas perturber le fonctionnement doivent circuit et se comporter comme des fonctionnement interrupteurs ouverts en normal de manière à détourner directement vers les alimentations du circuit le minimum de courant d'entrée-sortie qui constitue le vecteur d'information dans le circuit. En revanche, lors d'une décharge, ils doivent se comporter comme des interrupteurs fermés pour éviter que décharge électrostatique n'aille dégrader le coeur du circuit. Dans le cas d'une décharge, si la protection fonctionne véritablement comme un interrupteur idéal, c'est-à-dire avec une résistance série nulle, décharge électrostatique s'écoulera dans le circuit sans déperdition d'énergie et donc sans dégradation. On tenue intrinsèque la tension de décharge électrostatique supportée par le dispositif protection sans subir de dégradation.

Etat de la technique antérieure

20

25

30

5

10

15

L'analogie de l'interrupteur constitue un cas idéal dont on essaie de se rapprocher. pratique, une protection se caractérise par sa tension de maintien de la caractéristique électrique en mode déclenché et sa résistance série. Optimiser protection revient donc à trouver une structure d'encombrement minimum, ayant une résistance minimum et dont la tension de maintien, tout en étant supérieure à la tension de fonctionnement du circuit, soit minimale. La réduction de la surface occupée par la structure de protection et la réduction de sa résistance sont généralement contradictoires et il faut aboutir à un compromis entre ces deux facteurs.

Actuellement, on sait réaliser des circuits intégrés fonctionnant sous des tensions de plus en plus

faibles (inférieures à 3 V et même à 2 V). Les tensions maximales admissibles sont également réduites et l'optimisation de la résistance série des structures de protection ainsi que l'obtention d'une tension de maintien optimale deviennent des enjeux primordiaux.

Dans ce contexte de la protection aux circuits basse tension, а on vu apparaître des structures de protection utilisant plusieurs diodes polarisées en direct. La tension de maintien définie en première approximation par la tension de coude de diode (environ 0,7 V) que multiplie le nombre de diodes en série.

L'utilisation de ce type de protection par diodes en série pose des difficultés sur un substrat de silicium classique du fait d'un effet parasite communément appelé effet Darlington. Sur un substrat, chaque diode de protection est réalisée dans caisson de type de dopage opposé à celui substrat, chaque caisson étant isolé des autres, diodes étant ensuite connectées en série. Du fait que le substrat est massif, à chaque diode de protection est lié un transistor bipolaire parasite. Le courant de fuite d'une diode de protection correspond au courant de base du transistor lié à la diode de protection suivante et le courant de fuite se trouve amplifié d'autant. Le document WO 97/35373 propose une solution à ce problème en décorrélant les fonctions d'isolation et de protection. On tire parti de l'effet Darlington pour assurer la fonction d'évacuation de la décharge électrostatique. La taille de la première diode est maximisée car c'est elle qui reçoit la plus grosse partie de la décharge. La fonction d'isolation est alors assumée par un transistor MOS connecté en série avec la dernière diode de protection.

10

15

20

25

L'effet Darlington ne se produit pas dans les circuits microélectroniques réalisés sur des substrats SOI (silicium-sur-isolant) puisque les transistors bipolaires parasites sont supprimés. Sur ces substrats, la protection par diodes en série peut donc être appliquée.

L'article "Dynamic Threshold Body-and Gate-Coupled SOI ESD Protection Networks" de S. VOLDMAN et al., paru dans EOS/ESD Symposium proceedings, Santa Clara, Californie, pages 210-220, divulque dispositif de protection à diodes élaboré substrat SOI. Les diodes de protection sont réalisées à partir de transistors MOS. Pour un transistor réalisé sur un substrat SOI, la zone située sous la grille pose problème du fait que la couche isolante enterrée empêche l'évacuation de la chaleur contrairement à ce qui se passe pour un substrat de massif. silicium Cet article insiste sur protections où la diode est réalisée entre drain, substrat et grille d'une part et source d'autre part. Toutefois, la diode la plus compacte utilisable consiste en un transistor NMOS avec une implantation de la source de type différent de l'implantation du drain. Certaines techniques de fabrication nécessitant une faible épaisseur de silicium sur la couche d'oxyde les diodes formées possèdent alors résistance élevée. Lors d'une décharge électrostatique, la zone située sous la grille d'une diode de protection peut fondre puisque la chaleur produite ne peut être évacuée facilement.

Exposé de l'invention

L'invention apporte une solution au 35 problème de la protection des circuits

5

10

15

20

25

microélectroniques élaborés sur des substrats du type SOI. Elle s'applique au contexte bien particulier des techniques de circuits intégrés à faible consommation. Le principe général de l'invention est d'utiliser un dispositif qui, par ailleurs, a de très mauvaises performances de tenue en inverse et ne peut être utilisé tel quel dans un circuit du fait des fuites qu'il occasionne. Ce dispositif est une diode de type Zener. Sa mauvaise tenue en inverse s'avère ne pas être pénalisante dans le cas de l'invention puisque la diode sera toujours polarisée en direct.

L'invention a donc pour objet un dispositif de protection d'un composant électronique contre les décharges électrostatiques, le dispositif étant élaboré dans une couche semi-conductrice d'un substrat, la couche semi-conductrice recouvrant une couche isolante, le dispositif étant relié à un plot de contact à protéger dudit composant afin de dériver une éventuelle décharge électrostatique, caractérisé en ce que le dispositif comprend au moins une diode Zener relié audit plot pour être polarisée en direct.

manière générale, ce D'une dispositif comprend plusieurs diodes Zener montées en série et reliées audit plot pour être polarisées en direct. Les Zener peuvent être disposées de diodes manière adjacente pour former le montage en série, la liaison électrique entre deux diodes adjacentes étant obtenue par une métallisation ou par un siliciure.

Avantageusement, chaque diode Zener comporte deux régions dopées fortement à des types de conductivité opposés, ces deux régions étant séparées par une région dopée à un niveau moyen selon l'un ou l'autre desdits types de conductivité. De préférence, si la couche semi-conductrice du substrat est une couche de silicium, les deux régions dopées fortement

10

1.5

20

ont des niveaux de dopage de l'ordre de 10^{20} atomes/cm³, la région dopée à un niveau moyen a un niveau de dopage de l'ordre de 10^{18} atomes/cm³. Ce substrat peut être un substrat SOI.

Pour remédier au problème d'évacuation de la chaleur d'une diode de protection élaborée sur une couche superficielle semi-conductrice reposant sur une couche isolante et évacuant mal la chaleur (par exemple un substrat SOI), il est proposé de réaliser cette diode sans partir d'un transistor pour présence d'une grille, afin de disposer d'un plus grand volume et ainsi permettre la dispersion de la chaleur. C'est en effet au niveau de la grille éventuellement réalisé l'amincissement de silicium.

L'invention a aussi pour objet un procédé de réalisation d'un dispositif de protection d'un électronique composant contre les décharges électrostatiques, le dispositif de protection comportant au moins une diode Zener élaborée dans une couche semi-conductrice d'un substrat, la couche semiconductrice recouvrant une couche isolante, le procédé comportant :

- une étape de définition de la zone de la diode ou zone active, dans ladite couche semi-conductrice,

- une étape d'implantation d'une première zone de ladite zone active, pour obtenir une première zone moyennement dopée selon un type de conductivité choisi entre un premier type de conductivité et un deuxième type de conductivité opposé au premier type de conductivité,

- une étape d'implantation d'une partie de ladite première zone, pour obtenir une deuxième zone fortement dopée selon ledit premier type de conductivité, la deuxième zone étant séparée de la

5

10

15

20

25

30

partie non implantée de la zone active par la partie restante de la première zone,

- une étape d'implantation de la partie non implantée de la zone active pour obtenir une troisième zone fortement dopée selon ledit deuxième type de conductivité.

L'invention a encore pour objet un procédé réalisation d'un dispositif de protection d'un électronique composant contre les décharges électrostatiques, le dispositif de protection comportant au moins une diode Zener élaborée dans une couche semi-conductrice d'un substrat, la couche semiconductrice recouvrant une couche isolante, le procédé comportant :

- une étape de définition de la zone de la diode ou zone active dans ladite couche semi-conductrice,

- une étape d'implantation d'une première zone située en partie centrale de la zone active, pour obtenir une première zone moyennement dopée selon un type de conductivité choisi entre un premier type de conductivité et un deuxième type de conductivité opposé au premier type de conductivité,

- une étape de formation d'une grille en matériau conducteur sur la première zone, après formation d'une couche d'oxyde mince de grille,

- une étape d'implantation d'une deuxième zone de la zone active, adjacente à la première zone, pour obtenir une deuxième zone fortement dopée selon le premier type de conductivité,

- une étape d'implantation d'une troisième zone de la zone active, adjacente à la première zone qui la sépare de la deuxième zone, pour obtenir une troisième zone fortement dopée selon le deuxième type de conductivité. De préférence, la première zone est

5

10

20

25

30

8

plus large que la grille formée sur cette première zone.

Brève description des dessins

5

10

25

L'invention sera mieux comprise et d'autres avantages et particularités apparaîtront à la lecture de la description qui va suivre, donnée à titre d'exemple non limitatif, accompagnée des dessins annexés parmi lesquels :

- la figure 1 montre, de manière schématique, la constitution d'une diode Zener utilisable dans le dispositif de protection selon l'invention;
- la figure 2 est une vue descriptive de l'implantation d'une diode Zener sur une couche très mince d'un substrat, utilisable dans le dispositif de protection selon l'invention;
- la figure 3 est une vue descriptive de 20 l'implantation d'une diode Zener sur une couche mince d'un substrat, utilisable dans le dispositif de protection selon l'invention;
 - la figure 4 représente un circuit électronique protégé par des dispositifs de protection selon l'invention;
 - la figure 5 représente l'implantation d'un ensemble de quatre diodes Zener montées en série sur une couche très mince d'un substrat, pour un dispositif de protection selon l'invention;
- la figure 6 représente l'implantation d'un ensemble de quatre diodes Zener montées en série sur une couche mince d'un substrat, pour un dispositif de protection selon l'invention;
- la figure 7 est une vue en coupe 35 transversale d'un transistor MOS selon l'art connu;

- les figures 8 à 11 sont des vues en coupe transversale d'un substrat SOI au cours de différentes étapes de fabrication d'une diode Zener pour un dispositif de protection selon l'invention.

Description détaillée de modes de réalisation de l'invention

La figure 1 montre, de manière schématique, la constitution d'une diode Zener utilisable dans le 10 dispositif de protection selon l'invention. Cette diode Zener est réalisée à partir de silicium monocristallin à l'aide de deux implantations à fort niveau de type source et drain qui permettent d'atteindre des niveaux dopage de l'ordre de 10²⁰ atomes/cm³. Ces deux 15 implantations de types opposés, N** pour la région 1 et P** pour la région 2, sont séparées par une implantation de niveau intermédiaire de type N ou P dans la région de 10¹⁸ atomes/cm³. Cette l'ordre diode spécifique par sa conception et sa faible résistance. 20 La réalisation de cette diode Zener varie suivant les techniques utilisées.

Lorsqu'une diode classique est réalisée, à partir d'une configuration de transistor MOS, sur une couche très mince d'un substrat du type SOI, la faible tenue intrinsèque de la diode de protection s'explique en partie par la plus faible épaisseur de silicium due à l'amincissement localisé. Par ailleurs, les zones plus faiblement dopées, situées sous les espaceurs, peuvent induire une forte résistance série de la diode, en particulier pour les implantations correspondant au transistor PMOS.

Pour remédier à ces inconvénients, il est proposé de réaliser chaque diode Zener du dispositif de protection selon l'invention de la manière suivante. On

5

25

30

n'utilise pas le niveau de masquage de la grille en polysilicium. Le niveau d'implantation utilisée pour les espaceurs du transistor NMOS (drain faiblement dopé N ou LDDN) est dissocié du niveau drain et source N (DSN). Le niveau drain source P (DSP), qui est normalement le complémentaire du niveau DSN, devient le complémentaire des deux niveaux DSN et LDDN.

La figure 2 est une vue descriptive de l'implantation d'une diode Zener sur une couche très mince d'un substrat. Pour réaliser cette diode, on définit, dans la couche superficielle de silicium d'un substrat SOI, une zone active de silicium 5. On réalise un niveau d'implantation 6 de type LDDN et un niveau d'implantation 7 de type N^{**}. Le niveau DSP est complémentaire des niveaux DSN et LDDN.

Le tableau ci-dessous présente, pour une diode de l'art connu et une diode Zener, réalisées selon des techniques similaires et avec les mêmes caractéristiques, les résultats électriques en terme de tenue ESD et de résistance électrique.

	Tenue ESD (volts/μm)	R (Ω)
Diode	7 V/μm	1400 Ω.μm
Diode Zener	11 V/µm	470 Ω.μm

La tenue intrinsèque, exprimée en volts par est une valeur utilisée dans micromètre, de protection contre les décharges normalisé électrostatiques appelé HBM (pour "Human Body Model"). Ce test a été défini en assimilant une personne à un condensateur d'une capacité de 100 pF, la résistance de peau variant entre 500 et 50 000 Ω . Cette norme fait référence à un dispositif monté en série avec un condensateur de 100 pF, une résistance de 1500 Ω et, implicitement, une inductance de 7,5 µH. On dit qu'un

5

10

15

20

25

dispositif tient 2000 V (HBM) s'il n'est pas dégradé par la décharge d'un condensateur préalablement chargé à 2000 V, cette décharge se produisant au travers de la résistance de 1500 Ω et de l'inductance de 7,5 μH . La tenue en tension est ensuite normalisée par unité de largeur du dispositif de protection.

Avec ce type de testeur, et du fait de la forte valeur de sa résistance série qui est de 1500 Ω , un transitoire de tension de U Volts correspond en fait à un transitoire de courant avec un courant maximum d'environ U/1500 ampères, un temps de montée de 5 à 10 une décroissance exponentielle ayant constante de temps de 150 nS. Ce transitoire de courant conduit par effet Joule à un certain échauffement. tenue ESD rapportée en volts par µm correspond à duquel l'énergie dissipée dans le au-delà seuil dispositif conduit à un emballement thermique destructif. Le seuil d'emballement thermique peut être associé à une température critique qu'il ne faut pas franchir. L'échauffement dans le matériau au cours du transitoire ESD correspond à une dissipation par effet Joule associée au fort transitoire de courant. A mêmes densités de courant, l'échauffement est plus important pour le substrat SOI que pour un substrat massif car la chaleur ne peut pas être aussi facilement évacuée par l'arrière du substrat du fait de la présence de la couche enterrée d'oxyde. L'augmentation de la tenue intrinsèque implique un accroissement de l'épaisseur de la couche de silicium superficielle.

Dans le tableau ci-dessus, le gain en terme de tenue intrinsèque et de résistance électrique de la diode selon l'invention est évident par rapport à la diode classique.

Pour un autre type de technique, celui des superficielles minces de silicium,

5

10

15

20

25

l'amincissement localisé n'est pas utilisé pour la réalisation d'une diode classique élaborée à partir d'un transistor MOS classique. Pour s'affranchir des problèmes de résistance sous l'espaceur, on utilise, dans le cadre de la présente invention, au moins une implantation spécifique de type N, avec un dopage de même ordre de grandeur que celui utilisé pour la zone intermédiaire de la diode Zener, sur toute la zone active. Cette implantation qui conduit à des dopages de quelques 10¹⁸ atomes/cm³ est réalisée à la place de l'implantation d'ajustement de seuil effectuée pour une diode classique.

L'implantation alors utilisée pour obtenir la diode Zener selon l'invention est représentée à la figure 3. Pour réaliser cette diode, on définit, dans la couche superficielle de silicium d'un substrat SOI, une zone active de silicium 10. On réalise un niveau d'implantation 11 de type N⁺⁺, un niveau d'implantation 12 de type P⁺⁺, un niveau d'implantation 13 de type N et une grille 14 en polysilicium.

Le dispositif de protection à diodes Zener selon l'invention ne peut être utilisé selon le schéma des dispositifs de protection à diodes classiques. Les diodes Zener du dispositif de protection selon l'invention sont polarisées en direct.

A titre d'exemple, la figure 4 représente électronique protégé circuit des décharges électrostatiques par quatre dispositifs de protection selon l'invention. Le plot de masse 21, d'alimentation en tension continue 22, le plot d'entrée 23 du circuit et le plot de sortie 24 du circuit sont connectés à des dispositifs de protection 25. dispositifs de protection 25 sont formés de quatre diodes Zener montées en série et polarisées en direct. nombre de diodes d'un dispositif doit Le

5

10

15

20

25

30

suffisant, de manière à supporter la tension d'alimentation sans induire de fuite trop importante.

Le dispositif de protection selon l'invention peut avantageusement être complété par l'ajout de diodes classiques polarisées en inverse en plusieurs endroits du circuit de manière à augmenter l'efficacité de la protection quel que soit le signe de la décharge électrostatique. Ainsi, les références 26 et 27 désignent des diodes classiques montées en complément à certains dispositifs de protection selon l'invention.

diodes du dispositif de Les protection devant être montées en série, il est judicieux de la concevoir de façon à permettre une intégration la plus compacte possible. Pour cela, les quatre diodes sont réalisées sur la même zone active. Si les diodes sont réalisées grâce à un niveau LDDN différencié du niveau DSN (voir la figure 2), ces diodes peuvent être reliées entre elles grâce au niveau de métallisation. C'est ce qui est illustré par la figure 5. Les quatre diodes 31, ont été représentées avec 33 et 34 différentes implantations, par exemple pour la diode Zener 33: l'implantation DSP 331, l'implantation DSN 332 et l'implantation LDDN 333. Des métallisations 35 relient les diodes entre elles et vers l'extérieur. Les 36 représentent les points de. références électrique entre diodes et métallisations.

Si les diodes sont réalisées grâce à un niveau de type LDDN employé avant la grille, on peut relier les diodes par un niveau de siliciure comme cela est illustré sur la figure 6. On obtient alors un dispositif encore plus intégré. Les quatre diodes sont référencées 41, 42, 43 et 44. Chaque diode, par exemple la diode 43 comprend : une implantation DSP 431, une implantation DSN 432 et une grille en polysilicium 433.

10

15

20

25

30

Les références 46 représentent les points de contact électrique d'entrée et de sortie du dispositif de protection à quatre diodes Zener.

réaliser Pour une diode classique, on réalise généralement un transistor MOS. La figure 7 5 en transversale, montre, coupe un tel transistor réalisé sur un substrat SOI formé d'une partie massive 50 en silicium, d'une couche d'oxyde de silicium 51 et d'une couche superficielle de silicium 52. On remarque la zone d'amincissement localisé créée dans la couche 10 superficielle 52. Cette zone d'amincissement localisé supporte la couche 53 d'oxyde de grille, la grille 54 polysilicium les еt espaceurs 55. Les classiques sont réalisées selon ce concept et il est évident que le volume de silicium entre l'oxyde de 15 grille 53 et la couche d'oxyde 51 est trop confiné. La chaleur produite dans ce volume ne peut s'évacuer facilement contrairement aux éléments réalisés substrat massif de silicium.

Selon l'invention, on peut réaliser les diodes Zener en évitant l'amincissement localisé lié à la grille en polysilicium. La diode est réalisée avec le seul niveau LDD comme l'indique la figure 2. Il s'agit d'une modification originale d'un procédé standard puisque l'on utilise un dispositif qui, par ailleurs, a de très mauvaises performances de tenue en inverse et qui ne peut être utilisé tel quel dans un circuit du fait des fuites qu'il occasionne.

Les figures 8 à 11 illustrent la réalisation d'une diode Zener, pour un dispositif 30 protection selon l'invention, à partir d'un substrat SOI. La figure 8 montre, en coupe transversale, substrat SOI composé d'une partie massive silicium, d'une couche d'oxyde de silicium 61 et d'une couche superficielle de silicium 62. Comme le montre la 35

figure 9, on réalise sur une partie de la couche superficielle 62 une implantation de type LDDN pour obtenir une zone 63 dopée N⁺. On réalise ensuite, comme le montre la figure 10, une implantation de type drainsource N (implantation DSN) sur une partie de la zone 63 déjà dopée N⁺. On obtient une zone 64 dopée N⁺⁺. On réalise alors, comme le montre la figure 11, une implantation de type drain-source P (implantation DSP) dans la zone 65 de façon à compléter la diode Zener.

De manière générale, les différentes zones constituant une diode Zener du dispositif selon l'invention auront un dopage supérieur ou égal à 10¹³ atomes/cm³.

Cette conception de diode Zener est coûteuse car, si elle nécessite bien sûr un réticule 15 supplémentaire, le niveau LDDN est dissocié du niveau DSN et elle ne conduit pas à un procédé de réalisation plus complexe. La fonction de protection est optimisée : la tenue intrinsèque est augmentée et la chute de tension développée aux bornes de la diode de 20 protection durant une décharge électrostatique minimisée. C'est ce que montre le tableau donné plus haut : 60% de gain sur la tenue intrinsèque et 200 % la résistance électrique qui s'avère être paramètre le plus critique. 25

REVENDICATIONS

- 1. Dispositif de protection (25) d'un électronique contre les décharges composant électrostatiques, le dispositif étant élaboré dans une couche semi-conductrice (62) d'un substrat, la couche semi-conductrice (62) recouvrant une couche isolante (61), le dispositif (25) étant relié à un plot de contact (21 à 24) à protéger dudit composant afin de éventuelle décharge électrostatique, dériver une caractérisé en ce que le dispositif (25) comprend au moins une diode Zener relié audit plot pour être polarisée en direct.
- 2. Dispositif selon la revendication 1, caractérisé en ce qu'il comprend plusieurs diodes Zener montées en série et reliées audit plot pour être polarisées en direct.
 - 3. Dispositif selon l'une des revendications 1 ou 2, caractérisé en ce que chaque diode Zener comporte deux régions (1, 2) dopées fortement à des types de conductivité opposés, ces deux régions étant séparées par une région (3) dopée à un niveau moyen selon l'un ou l'autre desdits types de conductivité.
- 25
 4. Dispositif selon la revendication 3, caractérisé en ce que, la couche semi-conductrice du substrat étant une couche de silicium, les deux régions dopées fortement ont des niveaux de dopage de l'ordre de 10²⁰ atomes/cm³, la région dopée à un niveau moyen a un niveau de dopage de l'ordre de 10¹⁸ atomes/cm³.
 - 5. Dispositif selon l'une quelconque des revendications 1 à 4, caractérisé en ce que ledit substrat est un substrat SOI.
- 6. Dispositif selon la revendication 2, caractérisé en ce que lesdites diodes Zener (31 à 34)

5

10

sont disposées de manière adjacente pour former le montage en série, la liaison électrique entre deux diodes adjacentes étant obtenu par une métallisation (35).

- 7. Dispositif selon la revendication 2, caractérisé en ce que lesdites diodes Zener (41 à 44) sont disposées de manière adjacente pour former le montage en série, la liaison électrique entre deux diodes adjacentes étant obtenue par un siliciure.
- 8. Procédé de réalisation d'un dispositif de protection d'un composant électronique contre les décharges électrostatiques, le dispositif de protection comportant au moins une diode Zener élaborée dans une couche semi-conductrice d'un substrat, la couche semi-conductrice recouvrant une couche isolante, le procédé comportant:
 - une étape de définition de la zone de la diode ou zone active (5), dans ladite couche semi-conductrice,
- une étape d'implantation d'une première zone (6) de ladite zone active (5), pour obtenir une première zone (6) moyennement dopée selon un type de conductivité choisi entre un premier type de conductivité et un deuxième type de conductivité opposé au premier type de conductivité,
 - une étape d'implantation d'une partie de ladite première zone (6), pour obtenir une deuxième zone (7) fortement dopée selon ledit premier type de conductivité, la deuxième zone (7) étant séparée de la partie non implantée de la zone active (5) par la partie restante de la première zone,
 - une étape d'implantation de la partie non implantée de la zone active pour obtenir une troisième zone fortement dopée selon ledit deuxième type de conductivité.

5

30

9. Procédé de réalisation d'un dispositif de protection d'un composant électronique contre les décharges électrostatiques, le dispositif de protection comportant au moins une diode Zener élaborée dans une couche semi-conductrice d'un substrat, la couche semi-conductrice recouvrant une couche isolante, le procédé comportant :

- une étape de définition de la zone de la diode ou zone active (10) dans ladite couche semi-conductrice,

- une étape d'implantation d'une première zone (13) située en partie centrale de la zone active (10), pour obtenir une première zone (13) moyennement dopée selon un type de conductivité choisi entre un premier type de conductivité et un deuxième type de conductivité opposé au premier type de conductivité,

- une étape de formation d'une grille (14) en matériau conducteur sur la première zone (13), après formation d'une couche d'oxyde mince de grille,


- une étape d'implantation d'une deuxième zone (12) de la zone active (10), adjacente à la première zone (13), pour obtenir une deuxième zone fortement dopée selon le premier type de conductivité,


- une étape d'implantation d'une troisième zone (11) de la zone active (10), adjacente à la première zone (13) qui la sépare de la deuxième zone (12), pour obtenir une troisième zone (11) fortement dopée selon le deuxième type de conductivité.


10. Procédé selon la revendication 9, 30 caractérisé en ce que la première zone (13) est plus large que la grille (14) formée sur cette première zone.


5


10


















FIG. 7



THIS PAGE BL/NK (USPTO)